METHOD OF PRODUCING HYBRID CIRCUIT BOARD

Patent number:

JP57050489

Publication date:

1982-03-24

Inventor:

TACHIKI SHIGEMI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

H01C17/06; H01L27/01; H05K3/06

- european:

Application number:

JP19800126228 19800911

Priority number(s):

JP19800126228 19800911

Report a data error here

Abstract not available for JP57050489

Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57—50489

€DInt. Cl.3 H 05 K 3/06 H 01 C 17/06

H 01 L 27/01

識別記号

庁内整理番号 6465-5F

码公開 昭和57年(1982) 3 月24日

6730-5E 6370-5F

発明の数 1 審査請求 未請求

(全 3 頁)

の混成集積回路の製造方法

昭55-126228

❷出

②特

昭55(1980)9月11日

70発明 立木茂実 東京都港区芝五丁目33番1号日

本電気株式会社内

切出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

切代 理 人 弁理士 内原晋

1. 発明の名称 混成集積回路の製造方法

2. 特許請求の範囲

絶録基板上に第一の金銭層を介して導電体層を 形成する工程と、該導電体層上にホトレジストパ ターンを形成後、故ホトレジストパターンをマス クにして、選択的にメッキ金異層を形成する工程 と、酸ホトレジストパターンを剝離絵去した後、 基根金面に再度ホトレジストパターンを形成し、 蔵ホトレジストパターンをマスクにして、前配工 穏により露出した部分の導館体層及びその下の窮 一の金属層をエッチングすることにより濃重体回 路を形成する工程とを含むことを特徴とする處成 集積回路の製造方法。

3. 発明の詳細な説明

本発明は福成集横回路の製造方法に関するもの

である。

進成集積回路基板の製造は絶縁性のあるセラミ » 夕等の基板上にスパッタリング法、真空蒸着法 **祭により金衡層を被潛し、ホトエッチング技術に** より導電体や抵抗体を形成する方法が一般に行な われている。また、高岗放領域で使用される混成 **集状回路用基板におけるマイクロストリップライ** ン等の製法は、電気伝導の損失を少なくするため、 スパッタリング法や異望蒸着法により形成された **溥膜の上に金や銅などのメッキを施し、ホトエッ** チング技術によりパターン形成する方法が行なわ れている。

しかしながら、ホトエッチングによるパターン 形成法では順厚の増加したメック膜においては、 メッキ厚のパラツキやエッチング条件により高局 波領域で特に要求されるマイクロストリップライ ンのパターン補度のコントロールが非常に因難で ある。すなわち、ホトレジストに対するサイドエ ッチが生じるため、所望のパターン精度を得るこ とができない。

-1 -

特開昭57-50489(2)

前記のサイドエッチを防ぐため週択メッキ方法が行なわれるが、従来の製法は一般に次の様になされる。

セラミックス等の絶縁基板上に、真空蒸着法に より基板との密着性を得るための金属層として、 Ni-Cr 合金律膜を破潰せしめ、更に導能体層と して金海膜を破潰形成する。次にメッキを施す個 所以外はホトレジストがおおわれる様に遮光、現 像処uし、このホトレジストをマスクとして電解 メッキ法により金を所留の厚みまで付着形成する。 次にホトレジストを除去しメッキの施されていた い金්膜をヨウ泉ーヨウ化カリウム水溶液でエッ チングし除去する。次に下地金銭層Ni-Cr合金 **海膜を塩化第二鉄と塩酸の溶液でエッテング除去** し所望の海峡回路を得る。しかしたがら上配従来 方法ではメッキの施されていない会様膜をヨウ素、 ヨウ化カリウム水溶液でエッチング除去する際、 金メッキ膜が鮮出しているため、ヨウ米・ヨウ化 カリウム水溶液化製剤を投食され、後にトランジ スタやコンデンサ等の能動部品の搭載や、外部リ

- 3 -

した後、現像処理を行ない繋光されなかった個所 のポジタイプレジストを第二の金属層 3 上に残し、 メッキを施すときのマスクとして使用する(第1 図)。

この当板に金の電解メッキ約5μm腹厚を施し、 ポジタイプレジスト4によってマスキングされた 以外の第二の金銭角3上に金メッキ膜6を形成する(第2図)。

次にマスキングに使用したポジタイプレジスト4をレジストストリッパーJ-100等を用いて剝離除去した後、眩惑板にネガタイプレジスト7を膜厚約2~3μm 強布し、ホトマスク5の上から 大外線8を照射して関光する(第3図)。その後、現像処理を行ない、金メッキ膜8の上だけネガタイプレジストが残る様にする(第4図)。この場合、メッキ用マスキングのために使用した最初のホトマスク5が使用でき、ホトマスク5の位置を おトマスク5が使用でき、ホトマスク5の位置を おしておけば、 第1図のときと全く同一の 顕所を算光することができる。 電気光学的オートアライメント

ード付のときのボンディング性や半田付性に均一 で信頼性のある接合強度が得られない欠点を有する。 本発明の目的は、上記したバターン形成時の金 メッキ膜解出の欠点に鑑みてなされたもので、高 バターン精度を有した高周波用薄膜回路の製造方 法を提供するにある。

次に実施例により本発明を図面を参照して具体 的に説明する。

第1図~第5図は本発明の一実施例の製造工程 を示す断面図である。

セラミックス等の絶縁基板1上に該基板1と密 着性をもたせるための第一の金属層2としてNi -Cr 合金薄膜を約400オングストロームの膜厚 に、更にその上に金を3000kオングストロームの 膜厚にそれぞれ真空蒸着法により付着形成し、第 二の金属層3とする。次に該金属層3の上にポジ タイプホトレジスト4を約8μm 程度の膜厚に盗 布し、メッキが施されるべき個所が、透明である 様なパターンを有するホトマスク5を該ポジタイ ブレジスト4上に重ね、紫外線8を照射して鮮光

桜帯を具備した第光装置を使用すれば更に位置合わせ精度は向上する。この様に金メッキ膜6の上だけレジストでおおわれ、メッキが施されていたい金属層3である金寿膜が露出する。

-4-

次にヨウ衆-ヨウ化カリウム水溶液で金薄膜3 をエッチング除去し、塩化無2 鉄、塩酸溶液でNi-Cr 合金薄膜2をエッチング除去する。そして、 ネガタイプレジスト7をレジストストリッパーJ -100等を用いて剝離除去し、所望の金メッやさ れた薄膜集機回路基板を得る(第5図)。

本発明の方法によれば、ホトレジストに対する サイドエッチが原因であるパターン精度の低下が おきないため、ホトレジストに忠実なメッキパタ ーン精度を得ることができ、金メッキ膜は、ホト レジストにより保護されているので、メッキ用の 下地金属膜をエッチングするとき最面が浸食され ることはなく、後工程で行なわれるボンディング ヤ半田付作業の信頼性を損なりことがなくなる。

4. 図面の簡単な説明

・ 第1図~第5図は本発明の一段施例を説明する ための断面図である。

1 … セラミック基板、 2 … NI-Cr合金薄膜、 3 … 金蒸膏薄膜、 4 … ポジタイプレジスト、 5 … ホトマスク、 6 …金メッキ薄膜、 7 … ネガタイプレジスト、 8 … 紫外線。

代理人 弁組士 内 原 督

- 7 -

